Email: leigong0203@ustc.edu.cn
主要研究方向：FPGA硬件加速係統、人工智能加速器、領域專用計算
宮磊，博士，副教授，碩士研究生導師，CCF分布式計算與係統專委會委員。2019年於中國科學技術大學獲得計算機係統結構專業博士學位。主要從事可重構硬件加速係統和神經網絡加速器方麵的研究工作，近年來基於相關成果在IEEE TCAD、IEEE TPDS、IEEE TC、FPGA、CODES+ISSS、DATE等計算機係統結構方向高水平期刊和會議發表論文20餘篇。擔任包括ACM TODAES、ACM TRETS、IEEE TCAS等領域內知名Trans.在內的多個期刊審稿人。作為負責人主持國家自然科學基金青年項目、江蘇省自然科學基金青年項目、188金宝慱体育版
青年創新重點基金等項目4項。
導師選題：
| 基於FPGA的大模型加速器軟硬件協同優化研究 | 基於FPGA的硬件加速當前已成為提升大模型處理效率的重要手段，其中所涉及的關鍵問題之一是如何充分利用FPGA的可定製性和神經網絡的誤差容忍特點進行軟硬件協同設計，以獲得能夠滿足應用精度要求的最優硬件定製結果。本課題將算法優化層麵的量化剪枝技術與硬件定製協同考慮，麵向給定應用在給定FPGA平台上的部署構建和求解相應的軟硬件定製搜索空間，在應用精度與硬件開銷間進行綜合權衡，並以此為基礎進行加速器結構定製，通過充分挖掘硬件的可定製特性以期達到特定應用場景下的最優硬件加速效率。 | | 基於高層次綜合的稀疏張量加速器定製與優化研究 | 鑒於深度學習領域對高效處理稀疏數據的需求日益增長，本研究基於高層次綜合編程方法（HLS）設計一種能夠高效利用FPGA並行處理能力的稀疏張量加速器，深入探索基於不同壓縮存儲格式的各類稀疏張量在FPGA上的定製化存儲結構與計算並行方法，在存儲格式、稀疏特征、硬件結構間分析構建權衡與定製策略。在此基礎上探索上層稀疏張量處理算法到底層加速器的映射策略，實現性能與資源利用率的雙重提升。 |
|
